Etude et simulation LTSPICE d’une cellule mémoire 6T SRAM CMOS
| dc.contributor.author | Graine Douaa Yassmine, Moussai Nacira | |
| dc.contributor.author | Enca/ Saada khalkhal | |
| dc.date.accessioned | 2023-09-25T09:57:40Z | |
| dc.date.available | 2023-09-25T09:57:40Z | |
| dc.date.issued | 2023-09-25 | |
| dc.description.abstract | Dans ce mémoire, on a présenté l'étude et la simulation d'une cellule mémoire statique SRAM 6T en utilisant le logiciel LTSPICE. premièrement le test du fonctionnement de la cellule de base (noeud de mémorisation) simple, ainsi que le test de la cellule complète, en rajoutant les circuits périphériques, ont été vérifié. dans ces test nous avons examiné les chronogrammes des différents signaux dans les états d'écriture, de lecture et de rétention. dans la deuxième partie de la simulation nous nous somme intéresser a la stabilité de notre cellule en étudiant la marge de bruit statique SNM et l'influence de quelque paramètres sur ses valeurs, ainsi nous avons étudiés la RSNM, la WSNM, et la HSNM. nous somme arrivé a conclure en comparant ces trois valeur, que la marge de bruit statique présente la plus faible valeur en phase de lecture | en_US |
| dc.identifier.other | EL/2023 | |
| dc.identifier.uri | https://repository.univ-msila.dz/handle/123456789/40944 | |
| dc.language.iso | fr | en_US |
| dc.publisher | University of M'sila | en_US |
| dc.subject | CMOS, 6T SRAM, SNM, LTSPICE. | en_US |
| dc.title | Etude et simulation LTSPICE d’une cellule mémoire 6T SRAM CMOS | en_US |
| dc.type | Thesis | en_US |