ETUDE ET SIMULATION D’UN ECHANTILLONNEUR/BLOQUEUR EN TECHNOLOGIE CMOS PAR LTSPICE
| dc.contributor.author | GARDAN SAMEH HARBAN, NASHER | |
| dc.contributor.author | FAID, SABER | |
| dc.date.accessioned | 2020-12-03T09:41:50Z | |
| dc.date.available | 2020-12-03T09:41:50Z | |
| dc.date.issued | 2020 | |
| dc.description.abstract | Dans ce mémoire et à partir des spécifications nécessaires, nous avons étudier un Amplificateur opérationnel Folded Cascode en technologie CMOS. Le logiciel LTspice nous a permis de créer un macro model de notre AOP et de l’utiliser comme élément de base d’E/B.Le travail mené dans ce mémoire est divisé en deux parties : Dans une première partie, nous présentons les spécifications de l’amplificateur de type Folded Cascode CMOS, ainsi nous avons étudier l’analyse DC, l’analyse AC, l’ICMR, le CMRR, le PSRR et le Slew Rate. Une étude approfondie est ensuite consacrée au circuit échantillonneur bloqueur (E/B) car cette fonction est limitante des performances des chaînes de traitement analogique du signal. Les commutateurs analogiques dans les circuits d’échantillonnage sont à l’origine d’une erreur prédominante qui introduit une non linéarité dans le fonctionnement général de l’E/B en raison des phénomènes d’injection de charges lors des commutations. Nous démontrons que cette erreur est minimisée par le choix de certaines architectures d’E/B par l’utilisation de porte de transmission ou de transistors fantômes. | en_US |
| dc.description.sponsorship | Mr : F.SAADA KHALKHAL,Université de M’sila,Encadreur | en_US |
| dc.identifier.other | EL/INST014/20 | |
| dc.identifier.uri | http://dspace.univ-msila.dz:8080//xmlui/handle/123456789/21658 | |
| dc.language.iso | fr | en_US |
| dc.publisher | Univ M'sila | en_US |
| dc.subject | technologie CMOS, Folded Cascode, échantillonneurs bloqueurs, LTspice | en_US |
| dc.title | ETUDE ET SIMULATION D’UN ECHANTILLONNEUR/BLOQUEUR EN TECHNOLOGIE CMOS PAR LTSPICE | en_US |
| dc.type | Thesis | en_US |