Implémentation d’un algorithme de cryptage sur un circuit FPGA
Loading...
Files
Date
2017
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Faculte de technologie / UniversiteMohamed Boudiaf - M’sila
Abstract
Dans ce mémoire, nous présentons l’implémentation de l'algorithme cryptographique DES
(Data Encryption Standard) sur une plate-forme reconfigurable basée sur FPGA (Field
Programmable Gâte Arrays). Notre conception a été implémentée sur une Spartan 3E XC3S100E
de package TQ144. L'architecture du design a été décrite dans le langage VHDL, deux architectures
sont étudiées pour ce projet : la première est le plus rapide possible, dans ce conception nous avons
utilisé une approche pipeline avec l'accent sur la non-linéarité des S-boxes de DES et la deuxième
architecture réduite consomme moins de surface que la première architecture sur le FPGA. Le sens
de la vitesse pour ce projet est le débit (nombre de bits traités par seconde) et la signification de la
surface est le nombre de CLB (Configurable Logic Block). Pour but de réduire la consommation de
la surface sur le circuit FPGA parce qu’on a un type de FPGA de faible ressources donc nous
allons favoriser une architecture réduite (Small design).
Description
Keywords
Architecture rapide, Architecture réduite, Cryptographie, DES, FPGA, Implémentation, Pipeline, VHDL.